Nel corso del suo evento Computex AMD ha rivelato una nuova tecnica per l’implementazione della Cache, utilizzando la tecnologia nota come 3D Stacking.
In parole povere le future CPU AMD dovrebbero presentare dei chip 3D, con i vari elementi della CPU sempre basati su schema Chiplet, ma con le varie componenti impilate le une sulle altre.
Questa tecnica di 3D Stacking permetterebbe di potere implementare ben 96 Mb di Cache L3 per ogni CCD, ben 64 in più rispetto le attuali CPU Zen 3.
La Cache è connessa al CCD tramite una serie di TSV i quali rappresentano un approccio ibrido rispetto alle normali tecniche di stacking, permettendo una quantità di interconnessioni 200 volte più dense ed un efficienza delle stesse 3 volte maggiore.
Per poter ottenere questo risultato AMD ha dovuto assottigliare il CCD Zen 3, in modo da permettere ai CCD ed al V-Cache di mantenere lo stesso spessore degli attuali processori Zen 3. Poiché il V-Cache si trova sopra la cache CCD L3, non vi sono particolari impatti sulla quantità di calore e consumi generati dalle CPU.
Nell’evento Lisa Su (CEO AMD) ha mostrato i possibili benefici che sono ottenibili con questa tecnologia, grazie ad un prototipo basato sul Ryzen 9 5900X che implementa il 3D V-Cache Stack.
Lo stesso è stato utilizzato per mostrare dei benchmark su Gears of Wars 5 e ha fornito prestazioni migliori del 12%. Ad ogni modo, la società di Sunnyvale afferma che l’aumento delle performance sia mediamente attestabile intorno al 15% grazie alla nuova disposizione della Cache.
Le prime CPU con la tecnologia di 3D V-Cache Chiplet saranno delle CPU basate su Zen 3, che probabilmente saranno lanciate sotto forma di refresh nel corso del 2021.
