XFX RX 7900 XTX MERC 310 Black review

Architettura RDNA3

Ma cos’è Navi 31, il chip che potenzia RX 7900 XTX e la sorella minore XT? Si tratta di una configurazione che debutta in ambito grafico, ma che conosciamo già in veste di CPU Ryzen, stiamo parlando dello schema MCM (Multi Chip Module), cioè l’idea di inserire componenti del core grafico e della memoria differenziati anche nel processo produttivo sullo stesso silicio.

In Ryzen questo approccio era perpetuato dai blocchi CCX e da un chip I/O esterno, in RDNA 3, invece, avremo una grossa unità di calcolo centrale GCD (Graphics Compute Die) a 5nm con cache fino a livello 2 (e un aumento significativo in numero di MB della stessa) mentre 6 chip più piccoli a 6nm con un memory controller a 64 bit e 16 MB di cache L3 (36,6 mm2 ognuno), tutti allegramente collegati con interconnessioni Infinite Fabric da ben 5.6 TB/s.

Insomma per essere più chiari: AMD ha deciso di utilizzare il processo produttivo migliore dove serviva di più (5 nm GCD) mentre ha studiato le componenti dove il 6 nm non avesse ripercussioni sulle performance per utilizzarlo senza vizi significativi. (MCD)

Questa ottimizzazione, dobbiamo dire elegante, ha dato i natali al progetto N31, di cui sia RX 7900 XT che RX 7900 XTX sono dotate.

Il cuore di RX 7900 XTX e XT, però, risiede nelle aggiornate unità di calcolo Compute Unit Pair, che accoppiano due gruppi di elaborazione CU rendendo unificata la Cache per le unità scalari, le istruzioni shaders e con una memoria condivisa dedicata, separando però la cache Vector in 2 blocchi distinti: dentro questi “moduli” avremo altresì 4 unità Matrix (per adesso non utilizzate) 2 unità Ray Accelerator, per un IPC migliorato, rispetto allo schema di RDNA 2, del 17,4%.

Questo è un dato spurio se decontestualizzato: le capacità reali di RDNA 3 non si vedranno ne oggi ne domani, ma sono un investimento per il futuro, quando inizieranno a essere supportate da Engine 3D e specificatamente considerate nei videogiochi, aspettando il possibile FSR 3.0 come ciliegina sulla torta (che diventerà generalizzato, probabilmente, in altra modalità, cioè sfruttando Tensor Cores e Matrix Engine di Nvidia e Intel).

Le Vector Units, infatti ora possono elaborare sia 2 istruzioni SIMD32 o 1 istruzione SIMD64, oltre che avere la flessibilità di fungere da Matrix Units, insomma un pacchetto questo Compute Unit Pair che consente di avere un approccio ancor più dinamico all’elaborazione grafica che sembra ben strutturato per non avere lacune o colli di bottiglia a livello di calcolo puro, se ben programmato.

I nostri lettori più attenti avranno notato come le Dual Compute Units siano abbastanza similari a quanto visto su RDNA2, RDNA 3 infatti non cambia molto in questo aspetto spingendo il piede dell’acceleratore più che su schemi architetturali inediti, verso un maggior supporto e potenza bruta.

Parlando di Ray Tracing, argomento scottante e spesso non ben compreso nel suo approccio, le unità RA hanno beneficiato di diverse ottimizzazioni (che si vedono solo in parte oggi, essendo i risultati influenzati dal numero di unità e aumento di IPC più che altro) che partono dall’Early Subtree Culling che riesce ad abbattere il numero delle iterazioni trasversali da 9 a 1 (Traversal Iterations), con enorme beneficio per la pipeline di calcolo, oltre che una nuova organizzazione delle logiche e priorità di elaborazione.
Ovviamente le novità non si fermano qui: le RA hanno capacità quantitative aumentate del 50%

A livello di supporto Ram e Infinity Cache, la strada decisa da AMD è stata quasi antitetica rispetto a RDNA 2, invece di diminuire il Bus e aumentare la memoria L3, come fatto con serie 6000, si è deciso di aumentare la banda passante usando un maggior numero di chip interconnessi a 32 bit e diminuire nel contempo il quantitativo di Infinity Cache.